在“半导体封装技术展”和“印刷线线路板EXPO”展会上,瑞萨东日本半导体和日本CMK展出了联合开发的可在基板夹层(Interposer)中内置LSI裸芯片(Bare Chip)的新型SiP(系统级封装)技术。目标是将其应用于新一代超薄型PoP(package on package,层叠封装)上。具体来说,就是通过内置超薄型LSI裸芯片,实现厚度低于0.4mm的超薄型基板,然后在底板上采用各种封装技术或配备各种电子元器件。计划从2007年年底到2008年年初达到实用化水平。
例如,日本CMK展出的SiP技术,其封装尺寸为13mm×13mm。通过内置厚度仅为100μm的裸芯片,将基板(6层布线)的厚度降低至0.56mm。内置的裸芯片的尺寸为7.3mm×7.3mm。 |